زیرساخت و خدمات طراحی 3 نانومتری را با شرکای SAFE ارائه دهید
با کوچک‌تر شدن گره‌های فناوری و افزایش الزامات عملکرد تراشه، طراحان IC با چالش مدیریت حجم عظیمی از داده‌ها برای تأیید محصولات پیچیده با عملکردها و قابلیت ارتقا بیشتر مواجه می‌شوند. برای برآورده کردن این الزامات، سامسونگ تلاش می‌کند تا محیط طراحی پایدارتری را برای کاهش زمان مورد نیاز برای فرآیند طراحی، تأیید و تأیید فراهم کند و در عین حال قابلیت اطمینان محصول را بهبود بخشد.
علاوه بر این، انعطاف‌پذیری طراحی GAA برای بهینه‌سازی مشترک فناوری طراحی (DTCO) بسیار سودمند است، که به افزایش قدرت، عملکرد و مزایای منطقه (PPA) کمک می‌کند. در مقایسه با فرآیند 5 نانومتری، نسل اول فرآیند 3 نانومتری می‌تواند مصرف انرژی را تا 45 درصد کاهش دهد، عملکرد را تا 23 درصد بهبود بخشد و مساحت را تا 16 درصد در مقایسه با 5 نانومتر کاهش دهد، در حالی که فرآیند نسل دوم 3 نانومتری برای کاهش مصرف انرژی است. تا 50% بهبود عملکرد 30% و کاهش مساحت تا 35%.
سامسونگ به سرعت رشد کرده است زیرا ما همچنان به نشان دادن رهبری در استفاده از فناوری های نسل بعدی در تولید، مانند اولین دروازه فلزی High-K، FinFET و همچنین EUV در صنعت ریخته گری ادامه می دهیم. ما به دنبال حفظ این رهبری با اولین 3 نانومتری جهان هستیم. دکتر سیونگ چوی، رئیس و رئیس تجارت ریخته گری سامسونگ الکترونیکس، گفت: با MBCFET، ما به نوآوری فعال در توسعه فناوری های رقابتی و توسعه فرآیندهایی که به تسریع بلوغ فناوری کمک می کند، ادامه خواهیم داد.
بهینه سازی فناوری طراحی برای حداکثر PPA
فناوری انحصاری سامسونگ از نانوصفحات با کانال‌های گسترده‌تر استفاده می‌کند که در مقایسه با فناوری‌های GAA با استفاده از نانوسیم‌ها با کانال‌های باریک‌تر، عملکرد بالاتر و بازده انرژی بیشتری را ممکن می‌سازد. با استفاده از فناوری 3 نانومتری GAA، سامسونگ می‌تواند عرض کانال نانوصفحه را برای بهینه‌سازی مصرف انرژی و عملکرد برای پاسخگویی به نیازهای مختلف مشتریان تنظیم کند.
از سه ماهه سوم 2021، Samsung Electronics زیرساخت طراحی اثبات شده را از طریق آماده سازی گسترده با شرکای اکوسیستم ریخته گری پیشرفته سامسونگ (SAFE) از جمله Ansys، Cadence، Siemens و Synopsys ارائه کرده است تا به مشتریان کمک کند محصول خود را به موقع کامل کنند.
