Rambus یک زیرسیستم رابط PCIe 6.0 برای مراکز داده با عملکرد بالا و SoC های IA ارائه می کند.


شرکت Rambus، ارائه‌دهنده پیشروی IP تراشه و سیلیکون که داده‌ها را سریع‌تر و ایمن‌تر می‌کند، امروز در دسترس بودن زیرسیستم رابط PCI Express (PCIe) 6.0 متشکل از PHY و IP کنترل‌کننده را اعلام کرد. Rambus PCIe Express 6.0 PHY همچنین از آخرین نسخه مشخصات Compute Express Link (CXL) نسخه 3.0 پشتیبانی می کند. اسکات هاتون، مدیر کل رابط IP در Rambus، گفت: «تکامل سریع AI/ML و حجم‌های کاری پرمصرف داده، منجر به تکامل مداوم معماری‌های مرکز داده می‌شود که به سطوح بالاتری از عملکرد نیاز دارند». زیرسیستم رابط Rambus PCIe 6.0 از نیازهای عملکردی مراکز داده نسل بعدی با تأخیر، قدرت، منطقه و امنیت پیشرو در کلاس پشتیبانی می کند.

زیرسیستم رابط Rambus PCIe 6.0 نرخ داده تا 64 گیگا انتقال در ثانیه (GT/s) را ارائه می‌دهد و برای پاسخگویی به نیازهای معماری‌های محاسباتی ناهمگن پیشرفته کاملاً بهینه شده است. در داخل زیرسیستم، کنترلر PCIe دارای یک موتور یکپارچگی و رمزگذاری داده (IDE) است که به محافظت از پیوندهای PCIe و داده های ارزشمند منتقل شده روی آنها اختصاص داده شده است. در سمت PHY، پشتیبانی کامل از CXL 3.0 برای فعال کردن راه‌حل‌های سطح تراشه برای اشتراک‌گذاری، گسترش و ادغام حافظه منسجم با حافظه پنهان در دسترس است.

شین راو، معاون تحقیقات نیمه هادی های محاسباتی در IDC، گفت: «PCIe در مرکز داده همه جا حاضر است و CXL اهمیت فزاینده ای پیدا می کند زیرا شرکت ها به دنبال سرعت و پهنای باند فزاینده برای پشتیبانی از سطوح بالاتر عملکرد در برنامه های نسل بعدی هستند. از آنجایی که تعداد فزاینده‌ای از شرکت‌های تولید تراشه برای پشتیبانی از معماری‌های جدید مراکز داده ظهور می‌کنند، دسترسی به راه‌حل‌های IP رابط با کارایی بالا برای فعال کردن اکوسیستم حیاتی خواهد بود.

ویژگی های کلیدی زیرسیستم رابط Rambus PCIe 6.0 عبارتند از:

  • پشتیبانی از مشخصات PCIe 6.0، از جمله نرخ داده 64 GT/s و سیگنالینگ PAM4
  • تصحیح خطای رو به جلو با تأخیر کم (FEC) را برای استحکام پیوند پیاده‌سازی می‌کند
  • از FLIT های با اندازه ثابت پشتیبانی می کند که کارایی پهنای باند بالایی را ممکن می کند
  • سازگار با PCIe 5.0، 4.0 و 3.0/3.1
  • امنیت پیشرفته با موتور IDE (کنترل کننده)
  • پشتیبانی از CXL 3.0 برای الگوهای استفاده جدید که منابع حافظه (PHY) را بهینه می کند



مرجع اخبار سخت افزار کامپیوترایران