گره های TSMC N3 نشان می دهند که مقیاس SRAM به دیوار برخورد می کند

زمانی که TSMC خط گره های N3 خود را به نمایش گذاشت، این شرکت تنها در مورد مقیاس بندی منطقی دو مرحله جدید تولید نیمه هادی صحبت کرد. با این حال، به نظر می رسد دلیلی برای این وجود داشته است، زیرا WikiChip تأیید می کند که سلول های بیت SRAM گره های N3 تقریباً با سلول های بیت SRAM گره های N5 یکسان هستند. در سمپوزیوم فناوری TSMC 2023، TSMC جزئیات بیشتری در مورد خط N3 گره های خود از جمله منطق و چگالی SRAM ارائه کرد. برای شروع، گره N3 خانواده گره “3nm” TSMC است که شامل دو محصول است: یک گره پایه N3 (N3B) و یک گره N3 (N3E) پیشرفته. N3B پایه از یک طرح جدید تماس خود تراز (SAC) (برای TSMC) استفاده می کند که اینتل در سال 2011 با یک گره 22 نانومتری معرفی کرد که عملکرد گره را بهبود می بخشد.

صرف نظر از بهبود چگالی منطقی N3 نسبت به “نسل آخر” N5، چگالی SRAM تقریباً یکسان است. در ابتدا، TSMC ادعا کرد که چگالی N3B SRAM در مقایسه با فرآیند N5 برابر 1.2 برابر است. با این حال، اطلاعات اخیر نشان می دهد که چگالی واقعی SRAM تنها 5 درصد تفاوت دارد. با توجه به اینکه SRAM بخش بزرگی از ترانزیستور و بودجه منطقه CPU را اشغال می کند، هزینه های تولید سرسام آور N3B در زمانی که تقریباً هیچ افزایش منطقه ای وجود ندارد، توجیه دشوارتر است. برای مدتی، مقیاس بندی SRAM از مقیاس بندی منطقی پیروی نمی کرد. با این حال، این دو اکنون به طور کامل از هم جدا شده اند.



مرجع اخبار سخت افزار کامپیوترایران